From 58c6180bdcc16bff3b6a905069f492221898cd3c Mon Sep 17 00:00:00 2001 From: Andrei Solodovnikov Date: Fri, 2 Aug 2024 09:37:19 +0300 Subject: [PATCH] =?UTF-8?q?=D0=98=D1=81=D0=BF=D1=80=D0=B0=D0=B2=D0=BB?= =?UTF-8?q?=D0=B5=D0=BD=D0=B8=D0=B5=20=D1=81=D1=81=D1=8B=D0=BB=D0=BA=D0=B8?= MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit --- Introduction/How FPGA works.md | 2 +- 1 file changed, 1 insertion(+), 1 deletion(-) diff --git a/Introduction/How FPGA works.md b/Introduction/How FPGA works.md index b766bcdc..d17f1ffe 100644 --- a/Introduction/How FPGA works.md +++ b/Introduction/How FPGA works.md @@ -248,7 +248,7 @@ _Рисунок 18. Пример использования логической ## Сеть межсоединений -Для того, чтобы разобраться как управлять межсоединением логических блоков, рассмотрим рис. 19, входящий в [патент](https://patents.google.com/patent/US4870302A) на ПЛИС[[4]()]. +Для того, чтобы разобраться как управлять межсоединением логических блоков, рассмотрим рис. 19, входящий в [патент](https://patents.google.com/patent/US4870302A) на ПЛИС[[4](http://www.righto.com/2020/09/reverse-engineering-first-fpga-chip.html)]. ![../.pic/Introduction/How%20FPGA%20works/fig_19.jpg](../.pic/Introduction/How%20FPGA%20works/fig_19.jpg)