REGS.circ

<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.4.1" version="1.0">
  This file is intended to be loaded by Logisim-evolution (https://github.com/reds-heig/logisim-evolution).

  <lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="appear" val="center"/>
      <a name="facing" val="south"/>
    </tool>
    <tool name="Pin">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Probe">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Tunnel">
      <a name="facing" val="east"/>
    </tool>
    <tool name="Pull Resistor">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Clock">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Constant">
      <a name="facing" val="west"/>
      <a name="value" val="0x0"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="OR Gate">
      <a name="inputs" val="4"/>
    </tool>
    <tool name="NAND Gate">
      <a name="inputs" val="5"/>
    </tool>
    <tool name="NOR Gate">
      <a name="inputs" val="4"/>
    </tool>
    <tool name="Controlled Buffer">
      <a name="width" val="8"/>
    </tool>
    <tool name="PLA">
      <a name="table" val=""/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="enable" val="false"/>
    </tool>
    <tool name="Demultiplexer">
      <a name="enable" val="false"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="D Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="T Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="J-K Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="S-R Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Counter">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Shift Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Random">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="RAM">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="ROM">
      <a name="appearance" val="logisim_evolution"/>
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#TTL" name="6"/>
  <lib desc="#TCL" name="7">
    <tool name="TclGeneric">
      <a name="content">library ieee;
use ieee.std_logic_1164.all;

entity TCL_Generic is
  port(
    --Insert input ports below
    horloge_i  : in  std_logic;                    -- input bit example
    val_i      : in  std_logic_vector(3 downto 0); -- input vector example

	  --Insert output ports below
    max_o      : out std_logic;                    -- output bit example
    cpt_o      : out std_logic_Vector(3 downto 0)  -- output vector example
  );
end TCL_Generic;
</a>
    </tool>
  </lib>
  <lib desc="#Base" name="8">
    <tool name="Text Tool">
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="text" val=""/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#BFH-Praktika" name="9"/>
  <lib desc="#Input/Output-Extra" name="10"/>
  <lib desc="#Soc" name="11">
    <tool name="Rv32im">
      <a name="SocBusSelection" val=""/>
    </tool>
    <tool name="Nios2">
      <a name="SocBusSelection" val=""/>
    </tool>
    <tool name="SocBus">
      <a name="SocBusIdentifier" val="0x00000179B8A64AE43538e018"/>
    </tool>
    <tool name="Socmem">
      <a name="SocBusSelection" val=""/>
    </tool>
    <tool name="SocPio">
      <a name="SocBusSelection" val=""/>
    </tool>
    <tool name="SocVga">
      <a name="SocBusSelection" val=""/>
    </tool>
    <tool name="SocJtagUart">
      <a name="SocBusSelection" val=""/>
    </tool>
  </lib>
  <lib desc="file#GREGS.circ" name="12"/>
  <lib desc="file#SREGS.circ" name="13"/>
  <lib desc="file#MDR.circ" name="14"/>
  <main name="REGS"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Menu Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Wiring Tool"/>
    <tool lib="8" name="Text Tool">
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="text" val=""/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="appearance" val="NewPins"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </tool>
    <sep/>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
    <tool lib="1" name="XOR Gate"/>
    <tool lib="1" name="NAND Gate"/>
    <tool lib="1" name="NOR Gate"/>
    <sep/>
    <tool lib="4" name="D Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool lib="4" name="Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
  </toolbar>
  <circuit name="REGS">
    <a name="appearance" val="custom"/>
    <a name="circuit" val="REGS"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <appear>
      <circ-anchor facing="east" height="6" width="6" x="267" y="57"/>
      <circ-port height="10" pin="1030,260" width="10" x="265" y="55"/>
      <circ-port height="10" pin="1040,1010" width="10" x="265" y="155"/>
      <circ-port height="10" pin="1040,720" width="10" x="265" y="75"/>
      <circ-port height="10" pin="1040,780" width="10" x="265" y="115"/>
      <circ-port height="8" pin="260,220" width="8" x="46" y="56"/>
      <circ-port height="8" pin="270,820" width="8" x="46" y="136"/>
      <circ-port height="8" pin="280,1050" width="8" x="46" y="196"/>
      <circ-port height="8" pin="280,1090" width="8" x="46" y="216"/>
      <circ-port height="8" pin="300,860" width="8" x="46" y="96"/>
      <circ-port height="8" pin="350,560" width="8" x="46" y="76"/>
      <circ-port height="8" pin="370,400" width="8" x="46" y="116"/>
      <circ-port height="8" pin="640,740" width="8" x="46" y="156"/>
      <rect fill="none" height="200" stroke="#000000" stroke-width="2" width="200" x="60" y="50"/>
      <rect height="20" stroke="none" width="200" x="60" y="230"/>
      <rect height="3" stroke="none" width="10" x="50" y="159"/>
      <rect height="3" stroke="none" width="10" x="50" y="199"/>
      <rect height="4" stroke="none" width="10" x="260" y="118"/>
      <rect height="4" stroke="none" width="10" x="260" y="158"/>
      <rect height="4" stroke="none" width="10" x="260" y="58"/>
      <rect height="4" stroke="none" width="10" x="260" y="78"/>
      <rect height="4" stroke="none" width="10" x="50" y="118"/>
      <rect height="4" stroke="none" width="10" x="50" y="138"/>
      <rect height="4" stroke="none" width="10" x="50" y="218"/>
      <rect height="4" stroke="none" width="10" x="50" y="58"/>
      <rect height="4" stroke="none" width="10" x="50" y="78"/>
      <rect height="4" stroke="none" width="10" x="50" y="98"/>
      <text dominant-baseline="alphabetic" fill="#404040" font-family="Courier 10 Pitch" font-size="12" text-anchor="end" x="255" y="124">R</text>
      <text dominant-baseline="alphabetic" fill="#404040" font-family="Courier 10 Pitch" font-size="12" text-anchor="end" x="255" y="164">MAR</text>
      <text dominant-baseline="alphabetic" fill="#404040" font-family="Courier 10 Pitch" font-size="12" text-anchor="end" x="255" y="64">L</text>
      <text dominant-baseline="alphabetic" fill="#404040" font-family="Courier 10 Pitch" font-size="12" text-anchor="end" x="255" y="84">D_OUT</text>
      <text dominant-baseline="alphabetic" fill="#404040" font-family="Courier 10 Pitch" font-size="12" text-anchor="start" x="65" y="104">nER_CTLBUS</text>
      <text dominant-baseline="alphabetic" fill="#404040" font-family="Courier 10 Pitch" font-size="12" text-anchor="start" x="65" y="124">L_CTLBUS</text>
      <text dominant-baseline="alphabetic" fill="#404040" font-family="Courier 10 Pitch" font-size="12" text-anchor="start" x="65" y="144">XL_CTLBUS</text>
      <text dominant-baseline="alphabetic" fill="#404040" font-family="Courier 10 Pitch" font-size="12" text-anchor="start" x="65" y="164">D_IN</text>
      <text dominant-baseline="alphabetic" fill="#404040" font-family="Courier 10 Pitch" font-size="12" text-anchor="start" x="65" y="204">nRESET</text>
      <text dominant-baseline="alphabetic" fill="#404040" font-family="Courier 10 Pitch" font-size="12" text-anchor="start" x="65" y="224">IMMVAL</text>
      <text dominant-baseline="alphabetic" fill="#404040" font-family="Courier 10 Pitch" font-size="12" text-anchor="start" x="65" y="64">Z</text>
      <text dominant-baseline="alphabetic" fill="#404040" font-family="Courier 10 Pitch" font-size="12" text-anchor="start" x="65" y="84">nEL_CTLBUS</text>
      <text dominant-baseline="alphabetic" fill="#ffffff" font-family="Courier 10 Pitch" font-size="14" font-weight="bold" text-anchor="middle" x="160" y="244">REGS</text>
    </appear>
    <comp lib="0" loc="(1030,260)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="L"/>
      <a name="output" val="true"/>
      <a name="radix" val="16"/>
      <a name="tristate" val="true"/>
      <a name="width" val="16"/>
    </comp>
    <comp lib="0" loc="(1040,1010)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="MAR"/>
      <a name="output" val="true"/>
      <a name="radix" val="16"/>
      <a name="tristate" val="true"/>
      <a name="width" val="16"/>
    </comp>
    <comp lib="0" loc="(1040,720)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="D_OUT"/>
      <a name="output" val="true"/>
      <a name="radix" val="16"/>
      <a name="tristate" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(1040,780)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="label" val="R"/>
      <a name="output" val="true"/>
      <a name="radix" val="16"/>
      <a name="tristate" val="true"/>
      <a name="width" val="16"/>
    </comp>
    <comp lib="0" loc="(260,220)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="Z"/>
      <a name="radix" val="16"/>
      <a name="width" val="16"/>
    </comp>
    <comp lib="0" loc="(270,820)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="XL_CTLBUS"/>
      <a name="radix" val="16"/>
      <a name="width" val="7"/>
    </comp>
    <comp lib="0" loc="(280,1050)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="nRESET"/>
    </comp>
    <comp lib="0" loc="(280,1090)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="IMMVAL"/>
      <a name="width" val="2"/>
    </comp>
    <comp lib="0" loc="(300,820)" name="Splitter">
      <a name="appear" val="center"/>
      <a name="bit0" val="none"/>
      <a name="bit1" val="3"/>
      <a name="bit3" val="none"/>
      <a name="bit4" val="none"/>
      <a name="bit5" val="0"/>
      <a name="bit6" val="1"/>
      <a name="fanout" val="4"/>
      <a name="incoming" val="7"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="0" loc="(300,860)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="nER_CTLBUS"/>
      <a name="width" val="2"/>
    </comp>
    <comp lib="0" loc="(350,560)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="nEL_CTLBUS"/>
      <a name="radix" val="16"/>
      <a name="width" val="12"/>
    </comp>
    <comp lib="0" loc="(360,860)" name="Splitter">
      <a name="appear" val="center"/>
      <a name="bit0" val="1"/>
      <a name="bit1" val="0"/>
    </comp>
    <comp lib="0" loc="(370,400)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="L_CTLBUS"/>
      <a name="radix" val="16"/>
      <a name="width" val="21"/>
    </comp>
    <comp lib="0" loc="(410,400)" name="Splitter">
      <a name="appear" val="center"/>
      <a name="bit0" val="none"/>
      <a name="bit1" val="none"/>
      <a name="bit10" val="2"/>
      <a name="bit11" val="3"/>
      <a name="bit12" val="4"/>
      <a name="bit13" val="5"/>
      <a name="bit14" val="6"/>
      <a name="bit15" val="7"/>
      <a name="bit16" val="8"/>
      <a name="bit17" val="none"/>
      <a name="bit18" val="none"/>
      <a name="bit19" val="none"/>
      <a name="bit2" val="11"/>
      <a name="bit20" val="none"/>
      <a name="bit3" val="10"/>
      <a name="bit4" val="12"/>
      <a name="bit5" val="9"/>
      <a name="bit6" val="none"/>
      <a name="bit7" val="none"/>
      <a name="bit8" val="0"/>
      <a name="bit9" val="1"/>
      <a name="fanout" val="13"/>
      <a name="incoming" val="21"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="0" loc="(520,560)" name="Splitter">
      <a name="appear" val="center"/>
      <a name="bit0" val="9"/>
      <a name="bit1" val="8"/>
      <a name="bit10" val="6"/>
      <a name="bit11" val="none"/>
      <a name="bit2" val="none"/>
      <a name="bit3" val="2"/>
      <a name="bit4" val="3"/>
      <a name="bit5" val="7"/>
      <a name="bit6" val="4"/>
      <a name="bit7" val="0"/>
      <a name="bit8" val="1"/>
      <a name="bit9" val="5"/>
      <a name="fanout" val="10"/>
      <a name="incoming" val="12"/>
      <a name="spacing" val="2"/>
    </comp>
    <comp lib="0" loc="(640,740)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="D_IN"/>
      <a name="radix" val="16"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="12" loc="(930,260)" name="GREGS"/>
    <comp lib="13" loc="(930,1010)" name="SREGS"/>
    <comp lib="14" loc="(930,720)" name="MDR"/>
    <wire from="(1010,780)" to="(1010,1050)"/>
    <wire from="(1010,780)" to="(1040,780)"/>
    <wire from="(260,220)" to="(490,220)"/>
    <wire from="(270,820)" to="(300,820)"/>
    <wire from="(280,1050)" to="(440,1050)"/>
    <wire from="(280,1090)" to="(710,1090)"/>
    <wire from="(300,860)" to="(360,860)"/>
    <wire from="(320,780)" to="(710,780)"/>
    <wire from="(320,800)" to="(710,800)"/>
    <wire from="(320,820)" to="(350,820)"/>
    <wire from="(320,840)" to="(340,840)"/>
    <wire from="(340,840)" to="(340,940)"/>
    <wire from="(340,940)" to="(710,940)"/>
    <wire from="(350,560)" to="(520,560)"/>
    <wire from="(350,820)" to="(350,920)"/>
    <wire from="(350,920)" to="(710,920)"/>
    <wire from="(370,400)" to="(410,400)"/>
    <wire from="(380,840)" to="(380,850)"/>
    <wire from="(380,840)" to="(710,840)"/>
    <wire from="(380,860)" to="(420,860)"/>
    <wire from="(420,1110)" to="(710,1110)"/>
    <wire from="(420,860)" to="(420,1110)"/>
    <wire from="(430,280)" to="(710,280)"/>
    <wire from="(430,300)" to="(710,300)"/>
    <wire from="(430,320)" to="(710,320)"/>
    <wire from="(430,340)" to="(710,340)"/>
    <wire from="(430,360)" to="(710,360)"/>
    <wire from="(430,380)" to="(710,380)"/>
    <wire from="(430,400)" to="(710,400)"/>
    <wire from="(430,420)" to="(710,420)"/>
    <wire from="(430,440)" to="(710,440)"/>
    <wire from="(430,460)" to="(480,460)"/>
    <wire from="(430,480)" to="(470,480)"/>
    <wire from="(430,500)" to="(460,500)"/>
    <wire from="(430,520)" to="(450,520)"/>
    <wire from="(440,1050)" to="(710,1050)"/>
    <wire from="(440,690)" to="(440,1050)"/>
    <wire from="(440,690)" to="(940,690)"/>
    <wire from="(450,1010)" to="(710,1010)"/>
    <wire from="(450,520)" to="(450,1010)"/>
    <wire from="(460,500)" to="(460,900)"/>
    <wire from="(460,900)" to="(710,900)"/>
    <wire from="(470,480)" to="(470,880)"/>
    <wire from="(470,880)" to="(710,880)"/>
    <wire from="(480,460)" to="(480,670)"/>
    <wire from="(480,670)" to="(480,860)"/>
    <wire from="(480,670)" to="(700,670)"/>
    <wire from="(480,860)" to="(710,860)"/>
    <wire from="(490,1030)" to="(710,1030)"/>
    <wire from="(490,220)" to="(490,260)"/>
    <wire from="(490,260)" to="(490,720)"/>
    <wire from="(490,260)" to="(710,260)"/>
    <wire from="(490,720)" to="(490,1030)"/>
    <wire from="(490,720)" to="(710,720)"/>
    <wire from="(540,460)" to="(710,460)"/>
    <wire from="(540,480)" to="(710,480)"/>
    <wire from="(540,500)" to="(710,500)"/>
    <wire from="(540,520)" to="(710,520)"/>
    <wire from="(540,540)" to="(710,540)"/>
    <wire from="(540,560)" to="(710,560)"/>
    <wire from="(540,580)" to="(710,580)"/>
    <wire from="(540,600)" to="(710,600)"/>
    <wire from="(540,620)" to="(680,620)"/>
    <wire from="(540,640)" to="(670,640)"/>
    <wire from="(640,740)" to="(710,740)"/>
    <wire from="(670,1070)" to="(710,1070)"/>
    <wire from="(670,640)" to="(670,1070)"/>
    <wire from="(680,620)" to="(680,820)"/>
    <wire from="(680,820)" to="(710,820)"/>
    <wire from="(700,620)" to="(700,670)"/>
    <wire from="(700,620)" to="(710,620)"/>
    <wire from="(930,1010)" to="(1040,1010)"/>
    <wire from="(930,1030)" to="(990,1030)"/>
    <wire from="(930,1050)" to="(1010,1050)"/>
    <wire from="(930,260)" to="(990,260)"/>
    <wire from="(930,620)" to="(940,620)"/>
    <wire from="(930,720)" to="(1040,720)"/>
    <wire from="(930,760)" to="(990,760)"/>
    <wire from="(930,780)" to="(1010,780)"/>
    <wire from="(940,620)" to="(940,690)"/>
    <wire from="(990,260)" to="(1030,260)"/>
    <wire from="(990,260)" to="(990,760)"/>
    <wire from="(990,760)" to="(990,1030)"/>
  </circuit>
</project>