model_machine

更新：出成绩了，我和队友均为优

山东大学软件学院计算机组成原理课程设计整机实验 2020级

实验报告文件夹中有要求ppt

完成扩展2-2（16位乘积/累加方法）

---

略超纲的知识，使用Quartus II的总线功能，将八根数据线捆绑为一体，使结构更明确：

1. 将自定义原件输入输出口命名为Q[7..0]（Q为自定义，前面的数字较大）即可将数据宽度为8的总线接到该接口。

2. 绘制总线可以使用右侧工具栏中那根粗线。控制输入输出的数据需要将该段总线命名，即代表该总线上的数据。相连的同一组总线命名须一致（例如Q[0]/Q[7..4]/Q[7..0]/Q[0],Q[5..1]类似格式均可，仅有一个数字下标代表数据宽度为1）。

3. 数据宽度为1的总线可直接与普通接口相连。

4. 右键连线->properties可以更改颜色。

5. 其他用法详见文件内或自行百度。

---

存在的问题：

1. 将74181功能管脚写死，导致只能进行加法，其他功能（直送、递增、递减）只能强行实现。

2. ALU的A/B端并未使用选择器，而是在每个可能参与运算的寄存器后添加了三态门，方便实现扩展一，但与课件上参考结构不同，需要注意。

3. 验收时被认为封装程度不够，故最新版为加强封装后的版本，没有经过正确性验证，没有经过正确性验证，没有经过正确性验证，可能存在笔误。欢迎各位学弟学妹进行调试验证，或直接使用历史版本（2022-5-29日早晨验收，此前最新版本即可）

4. 历史版本（验收前）中ALU状态信号产生的逻辑错误，需要将C、N、Z输出口前画蛇添足的与门删除。最新版本的ALU已修正该错误。

---

目录下ins_generate文件夹中有ROM与RAM程序，以及两部分的迫真编译器，如有需要可自行查看。

---

验收注意事项：

1. 老师会问RAM中程序的流程、电路图某部分的逻辑。尽量两人都掌握，老师打分可能不一样。

2. 同伴被提问时，不要插嘴。

3. 完成乘法时，老师会使用测试数据FF*FF。

4. 老师不会特意刁难女同学，但也要说个七七八八。

   ---

其他细节见实验报告。