Skip to content
New issue

Have a question about this project? Sign up for a free GitHub account to open an issue and contact its maintainers and the community.

By clicking “Sign up for GitHub”, you agree to our terms of service and privacy statement. We’ll occasionally send you account related emails.

Already on GitHub? Sign in to your account

W02_PHJ #6

Open
wants to merge 3 commits into
base: main
Choose a base branch
from
Open
Show file tree
Hide file tree
Changes from all commits
Commits
File filter

Filter by extension

Filter by extension

Conversations
Failed to load comments.
Loading
Jump to
Jump to file
Failed to load files.
Loading
Diff view
Diff view
11 changes: 11 additions & 0 deletions PHJu/Addsub4b.v
Original file line number Diff line number Diff line change
@@ -0,0 +1,11 @@
module AddSub4b(i_A, i_B, i_fSub, o_S, o_C);
input [3:0] i_A, i_B;
input i_fSub;
output wire [3:0] o_S;
output wire o_C;
wire [2:0] cout;
FA HA0(i_A[0], i_B[0] ^ i_ fSub, i_ fSub, o_S[0], cout[0]);
FA HA1(i_A[1], i_B[1] ^ i_ fSub, cout[0], o_S[1], cout[1]);
FA HA2(i_A[2], i_B[2] ^ i_ fSub, cout[1], o_S[2], cout[2]);
FA HA3(i_A[3], i_B[3] ^ i_ fSub, cout[2], o_S[3], o_C);
endmodule
45 changes: 45 additions & 0 deletions PHJu/Counter.v
Original file line number Diff line number Diff line change
@@ -0,0 +1,45 @@
module Counter(i_Clk, i_Rst, i_Push, o_LED, o_FND1,o_FND2);
input i_Clk; // 50MHz
input i_Rst;
input [1:0] i_Push;
output wire [3:0] o_LED;

output wire [6:0] o_FND1;
output wire [6:0] o_FND2;

reg [3:0] c_Cnt1, n_Cnt1;
reg [3:0] c_Cnt2, n_Cnt2;
reg [1:0] c_UpDn, n_UpDn;

wire fUp;
wire fDn;

FND FND1(c_Cnt1, o_FND1);
FND FND2(c_Cnt2,o_FND2);

always@(posedge i_Clk, posedge i_Rst)
if(i_Rst) begin
c_Cnt1 = 0;
c_Cnt2 = 0;
c_UpDn = 2'b11;
end else begin
c_Cnt1 = n_Cnt1;
c_Cnt2 = n_Cnt2;
c_UpDn = n_UpDn;
end

assign {fUp, fDn} = ~i_Push & c_UpDn;
assign o_LED = c_Cnt;

always@*
begin
n_UpDn = i_Push;
n_Cnt1 = fUp ? c_Cnt * 2 :
fDn ? c_Cnt / 2 : c_Cnt + 1;
Copy link
Collaborator

Choose a reason for hiding this comment

The reason will be displayed to describe this comment to others. Learn more.

image

이 부분은 아직 안고쳐진 것 같아요... 이 코드를 풀어쓰면 아래와 같아요!

if (fUp) {
   c_Cnt *= 2;
}
else if (fDn) {
   c_Cnt /= 2;
}
else {
   c_Cnt += 1;
}

이 부분이 매 클럭 실행되다보니까 조건에 부합하지 않아도 c_Cnt += 1 가 매번 실행되게 됩니다

아마 c_Cnt + 1c_Cnt 를 의도한 것 같은데 맞나요??

Copy link
Collaborator

Choose a reason for hiding this comment

The reason will be displayed to describe this comment to others. Learn more.

어 그러고보니까 c_Cnt 랑 c_Cnt1 이랑 c_Cnt2랑 혼용되는 것 같아요

if(n_Cnt1>=10){
n_Cnt2=n_Cnt1/10;
n_Cnt1-n_Cnt1%10;
Copy link
Collaborator

Choose a reason for hiding this comment

The reason will be displayed to describe this comment to others. Learn more.

이 부분은 제가 생각하는 대로라면

n_Cnt1(1의 자리 숫자) 가 10보다 같거나 크면

  1. n_Cnt2(10의 자리 숫자) 를 n_Cnt1의 10의 자리 수 만큼 더한다
  2. n_Cnt1를 다시 10 보다 작게 만든다

인 것 같은데 여기서 생길 수 있는 문제점이 몇 개 있습니다. n_Cnt1의 최대치는 15인데 9를 *2 한 경우 최대치를 넘어 18을 저장해야하는 오류, n_Cnt2 는 *2 연산에 포함되지 않는 오류 가 있을 수 있습니다.

이 부분은 로직이 조금 복잡할 것 같아서 조금 힌트를 드릴게요 (저도 생각하느라 시간이 좀 걸렸네요 ㅎㅎ..)

조건

  • FND 2개를 써서 0~99 까지 카운터 표현
  • 1번 버튼을 누르면 현재 값 * 2
  • 2번 버튼을 누르면 현재 값 / 2
  • 99를 넘어가면 99에서 멈춤

변수

reg [6:0] c_Cnt, n_Cnt (0 ~ 99까지 저장)
output wire [4:0] o_LED1, o_LED2 (각각 1의 자리, 10의 자리 출력값)

assign o_LED1 = c_Cnt % 10; // c_Cnt 의 1의 자리
assign o_LED2 = c_Cnt / 10; // c_Cnt 의 10의 자리

n_Cnt는 1번 버튼을 누르면 현재값 * 2 (혹시 99보다 크면 99로 고정), 2번 버튼을 누르면 현재 값 / 2, 둘 다 아니면 현재값 유지

}
end

endmodule
20 changes: 20 additions & 0 deletions PHJu/FND.v
Original file line number Diff line number Diff line change
@@ -0,0 +1,20 @@
module FND(i_Num, o_FND);
input [3:0] i_Num;
output reg [6:0] o_FND;

always@*
case(i_Num)
4'h0: o_FND = 7'b1000000;
4'h1: o_FND = 7'b1111001;
4'h2: o_FND = 7'b0100100;
4'h3: o_FND = 7'b0110000;
4'h4: o_FND = 7'b0011001;
4'h5: o_FND = 7'b0010010;
4'h6: o_FND = 7'b0000010;
4'h7: o_FND = 7'b1111000;
4'h8: o_FND = 7'b0000000;
4'h9: o_FND = 7'b0010000;
default: o_FND = 7'b1111111;
endcase

endmodule
43 changes: 43 additions & 0 deletions PHJu/tb_Counter.v
Original file line number Diff line number Diff line change
@@ -0,0 +1,43 @@
timescale 1 ns / 1ns
module tb_Cnt();
reg Clk;
reg Rst;
reg [1:0] Push;
wire[3:0] Cnt_o_LED;

Counter U0(Clk, Rst, Push, Cnt_o_LED,);

always
#10 Clk = ~Clk;

initial
begin
// initialize
Clk = 1;
Rst = 1;
Push = 2'b11;

// reset
@(posedge Clk) Rst = 1;
@(negedge Clk) Rst = 0;

// action
#200 Push = 2'b01; #200 Push = 2'b11;
#200 Push = 2'b01; #200 Push = 2'b11;
#200 Push = 2'b01; #200 Push = 2'b11;
#200 Push = 2'b01; #200 Push = 2'b11;
#200 Push = 2'b01; #200 Push = 2'b11;
#200 Push = 2'b01; #200 Push = 2'b11;
#200 Push = 2'b01; #200 Push = 2'b11;
#200 Push = 2'b01; #200 Push = 2'b11;
#200 Push = 2'b01; #200 Push = 2'b11;
#200 Push = 2'b10; #200 Push = 2'b11;
#200 Push = 2'b10; #200 Push = 2'b11;
#200 Push = 2'b10; #200 Push = 2'b11;
#200 Push = 2'b10; #200 Push = 2'b11;
#200 Push = 2'b10; #200 Push = 2'b11;
#200 Push = 2'b10; #200 Push = 2'b11;
#200 Push = 2'b10; #200 Push = 2'b11;
#200 Push = 2'b10; #200 Push = 2'b11;
end
endmodule