Skip to content

Commit

Permalink
Merge pull request #337 from HappenWang/master
Browse files Browse the repository at this point in the history
添加课程_基于FPGA的数字系统设计
  • Loading branch information
mini-1235 authored Dec 31, 2024
2 parents c77fb72 + c468f05 commit bf690f4
Show file tree
Hide file tree
Showing 5 changed files with 99 additions and 0 deletions.
99 changes: 99 additions & 0 deletions 基于FPGA的数字系统设计/README.md
Original file line number Diff line number Diff line change
@@ -0,0 +1,99 @@
# 基于FPGA的数字系统设计

本课程是为从事数字系统设计的研究生开设的实践性质较强的课程。<br><br>



## 选课

2024-2025学年秋冬学期,该课程的课程编号为2421018,开设学院为航空航天学院。

只有一位授课老师 JXJ 。

选课方面,因为本课程涉及 FPGA 开发,需要有一定的基础,所以选课人数相对较少,选课的难度不高。<br><br>



## 教学安排

本课程为长学期课程,一共 16 周上完,每周周四上午 2~4 节上课。

主要内容包括现代数字系统设计技术概述、基于VHDL语言的设计、基于IP Core的设计、系统仿真、基于FPGA的系统级设计技术、在线逻辑分析技术。

上课内容就是念 PPT ,只讲理论,所有的实践部分需要自己摸索。

要求使用 VHDL 语言,但是好像你用 Verilog 也没啥。

<br><br>**请注意!!**

本课程上课内容完全以理论为主实践

部分基本几乎靠自己摸索

如果你是小白,或者抱着入门的态度,那么很可惜,本课程不太适合你

<br><br>**请注意!!**

本课程默认你是有 FPGA 基础的

所有的实践开发工具都需要自己准备

作者是自费购买的 Xilinx Artix 7 开发板,加上下载器和 DAC 模块共计花费约 ¥800

有的同学是实验室里帮忙买的或者实验室里本来就有的

<br><br>**请注意!!**

本课程老师经常请假

到后面基本上就是两周才上一次

JXJ 老师特别喜欢在**周三晚上十点到十一点左右**才通知大家**明早八点五十**的课上不上

并且因为他的频繁请假,上课进度耽误了,但是你该完成的作业不能耽误,以至于你做的比他讲的快。

到学期末了考试周了,还有接近一半的课没上。他会在周五晚上通知你周六早上补课。(因此到课率可想而知)。<br><br>



## 成绩

**平时成绩占 15%** 说的是算出勤和课堂问答情况,但是实际上没点过名

**课堂展示占 25%** 秋学期期末的一次学习交流展示,甩给你一份来自华为的逻辑设计指导书,让你在课堂上展示相应部分的学习心得

​ 详见**《FPGA设计技术课堂交流报名_2024-2025秋冬》**

**大作业占 60%** 冬学期期中时一次开题展示,冬学期期末时一次结题答辩

​ (我们因为课欠的太多最后的答辩到考试周都还没进行,不知道后续会不会进行)

​ 大作业内容是从指定的题目中选自己感兴趣的,也可以自己提名自己正在做的

​ 详见**《FPGA设计选题情况》**

说明:如果你有较好的 FPGA 基础(或者正在从事相关研究),本课程完全可以称为水课;

​ 如果你没有 FPGA 基础,那么这节课的体验可以说是灾难性的<br><br>



## 个人心得

作者虽然有嵌入式开发的基础,但是完全没有 FPGA 基础。

最开始是抱着学习新知识的态度来的

后来才发现完全不如不上这课,完全不如自学

在前半学期可以说是绝望的自学

后半学期就是完全的摆烂了

大作业最后也是得过且过了

在课堂上学到的内容不如开发板的配套视频学到的百分之一

真心劝所有没基础的人别选这课


Binary file not shown.
Binary file not shown.
Binary file not shown.
Binary file not shown.

0 comments on commit bf690f4

Please sign in to comment.